Лабораторная 11.3 — Чек-лист интеграции FPGA/RF¶
Цель¶
Подготовить чек-лист перехода от симуляции/RTL к безопасному RF-эксперименту с SDR-платой.
Инженерный вопрос¶
Что нужно проверить, прежде чем подключать сгенерированные FPGA отсчёты к RF-фронтенду и записывать результат?
Чек-лист интеграции¶
| Проверка | Почему это важно |
|---|---|
| Testbench RTL проходит | не отлаживать железо с неисправной логикой |
| Fixed-point масштабирование задокументировано | предотвращает ограничение и рассогласование уровней |
| Карта регистров AXI-Lite проверена | предотвращает ошибки управления со стороны PS до запуска RF |
| Интерфейс AXI/stream проверен | предотвращает потерю отсчётов |
| Частотный план RF записан | избегает неверного положения в спектре |
| Выбраны усиление/ослабление | защищает приёмник и повышает воспроизводимость |
| Вариант без аттенюатора явно ограничен | первое OTA-испытание остаётся коротким, маломощным и неколичественным |
| Шаблон метаданных готов | делает IQ-захват пригодным для использования |
| Проверка FFT подготовлена | первая валидация после захвата |
| План отката определён | безопасное восстановление после неверных настроек |
Минимальные доказательства¶
- лог PASS testbench;
- сводка fixed-point ошибки;
- карта регистров и одно успешное считывание регистра
ID; - таблица настроек RF;
- замечание о расстоянии между антеннами и минимальном усилении TX для любого OTA-испытания без аттенюатора;
- чек-лист аттенюатора/безопасности;
- JSON с метаданными;
- первый скриншот FFT или сгенерированный график.
Профиль первого разведочного пакета¶
Для первой передачи без аттенюатора на AD9363 используйте намеренно консервативный профиль:
| Параметр | Первая настройка |
|---|---|
| Тип пакета | один короткий детерминированный BPSK-кадр |
| Усиление TX | минимально доступная настройка |
| Усиление RX | низкое ручное |
| AGC | выключен |
| Цель RF | обнаружить пакет и убедиться в отсутствии перегрузки |
| Признак успеха | видимый пакет на ожидаемой частоте и отсутствие явного ограничения/«брызг» |
Путь handoff по репозиторию¶
Используйте репозиторий в таком порядке:
- Проверьте контракт регистров AXI-Lite по Lab 5.11 и подтвердите одно считывание
IDи один симулированный пакет. - Опросите плату с помощью
blocks/block_06_rf_frontend_and_ad9363/python/lab_6_3_probe_iio_context.py. - Зафиксируйте первые настройки RF по чек-листу ручного усиления Lab 6.3.
- Запустите один детерминированный пакет с PS через
blocks/block_11_integrated_sdr_project/python/lab_11_7_axi_lite_bpsk_bringup.py. - Наблюдайте пакет либо приёмным трактом Zynq, либо RTL-SDR как внешним монитором.
Это чисто разделяет три вопроса: управление со стороны PS, настройку RF AD9363 и видимость сигнала.
Чек-лист отчёта¶
- Приложен результат RTL-симуляции.
- Приложена таблица fixed-point масштабирования.
- Приложена карта регистров или сводка управления PS.
- Указаны настройки RF.
- Указаны ослабление и усиление.
- Если аттенюатора нет, указано, что первое OTA-испытание: только разведка, короткий пакет и минимальная мощность.
- Приложены метаданные захвата.
- Приведена первая проверка FFT.
- Указано, безопасно ли продолжать интеграцию.
Шаблон инженерного вывода¶
Интеграция FPGA/RF готова / не готова. Статус RTL — ______, fixed-point масштабирование — ______,
план RF — ______, статус безопасности — ______. Следующее действие — ______.