Перейти к содержанию

Маршруты обучения

В курсе больше сотни лабораторных, а оборудование у всех разное. Выберите маршрут по тому, что у вас есть; каждый маршрут входит в следующий, поэтому сделанное на раннем маршруте не пропадает. Лабораторные выполняются в указанном порядке.

Маршрут Что нужно Что покрывает
A. Только ноутбук Python (python tools/tasks.py install); Icarus Verilog начиная с шага A5 DSP, дискретизация, фиксированная точка, модуляция и синхронизация, симуляция RTL и реальные записи, которые лежат в репозитории
B. + RTL-SDR приёмник RTL-SDR (примерно по цене учебника) и антенна собственные записи эфира
C. + плата Zynq плата Zynq-7020 + AD9363, кабели, аттенюаторы передача, FPGA-приёмник на кристалле, линия между двумя платами
D. + измерительные приборы NanoVNA, RF-аттенюаторы S-параметры и измерения компонентов

MATLAB / Simulink везде необязательны: лабораторные, где они упоминаются, выполняются и на Python. Единственное исключение: Лабораторная 4.4, это работа в Simulink; без лицензии её можно пропустить.

Маршрут A: только ноутбук

A0. Ориентация. Прочитайте блок 1: Введение в SDR, Подготовка программного окружения, Аппаратная база курса, Мостик от модели к плате, Метрики качества сигнала: FFT, SNR, EVM и BER, FFT и спектральный анализ, Энергетический бюджет радиолинии в SDR, Эффекты фиксированной точки в DSP и FPGA.

A1. Сигналы, дискретизация и спектры

A2. Реальные записи без оборудования. В репозитории лежат настоящие записи RTL-SDR и платы; эти лабораторные их читают.

A3. Фиксированная точка

A4. Тракты TX/RX, модуляция и синхронизация

A5. Симуляция RTL (установите Icarus Verilog; Vivado не нужен)

A6. Системное проектирование и отчёты

Маршрут B: добавить RTL-SDR

Всё из маршрута A, плюс:

Запишите собственный WAV в Лабораторной 1.0 и проанализируйте его скриптами Лабораторных 9.4 и 6.4 вместо записей из репозитория.

Маршрут C: добавить плату Zynq

Всё из маршрутов A и B, плюс сама плата:

Затем интегрированный проект блока 11 это основной путь от модема под управлением PS до линии между двумя платами:

Остальные лабораторные блока 11 (11.8–11.26, 11.33, 11.35, 11.41, 11.42) это история запуска этого пути: каждая фиксирует один отказ, как его нашли и как исправили. Читайте их как разборы случаев, когда основной путь уже понятен: страница Блок 11: разборы случаев отладки кратко описывает каждый как симптом, причину и урок.

Маршрут D: добавить измерительные приборы

Что предполагает каждый блок

Блок После чего Новые инструменты
1. Введение - Python, программа просмотра спектра
2. Сигналы и дискретизация блок 1 -
3. Основы DSP блок 2 -
4. Фиксированная точка блок 3 (MATLAB / Simulink по желанию)
5. FPGA / HDL блоки 3–4 Icarus Verilog; Vivado только для синтеза
6. Радиотракт блоки 2–3 RTL-SDR или плата для живых частей
7. Тракты TX/RX блоки 3, 6 -
8. Модуляция и синхронизация блок 7 Icarus Verilog для 8.14
9. Запись и анализ блок 2 -
10. Электроника и KiCad блок 1 KiCad; NanoVNA для 10.5–10.6
11. Интегрированный проект блоки 5–8 плата
12. Итоговые проекты пройденный маршрут -

Формат отчёта

Каждый отчёт по лабораторной содержит цель, оборудование, параметры, порядок выполнения, графики или скриншоты и инженерный вывод с числами. См. шаблон отчёта (на английском) и русские шаблоны в папке reports/ каждого блока.